Ein Analog-Digital-Wandler (Analog-to-Digital-Converter ADC) ist eine elektronische Schaltung bzw. ein Gerät, das analoge Signale in einen digitalen Datenstrom umwandelt, um mit einem IT-System weiterverarbeitet werden zu können.

Auflösung

Beim Umsetzen des zeit- und wert-kontinuierliches Eingangssignal (Analogsignal, z.B. Spannungsverlauf) in eine zeitdiskrete und wertdiskrete Folge von binären Werten (Quantifizierung) geht ein Teil der Information verloren:

Quantisierung eines analogen Signals mit einem 2 Bit-ADC mit 8 Abtastpunkten
Quantisierung eines analogen Signals mit einem 2 Bit-ADC mit 8 Abtastpunkten
https://en.wikipedia.org/wiki/Quantization_(signal_processing)#Analog-to-digital_converter  (13.02.2022 - bearbeitet)

Im obigen Bild sieht man wie ein sinusförmiger Spannungsverlauf mit einem 2 Bit-ADC abgetastet wird. Das analoge Signal lässt sich nur in 22 = 4 Stufen einteilen. Es handelt sich um eine Auflösung von 2 Bit mit 4 Quantifizierungsstufen. Der Datenstrom erzeugte Datenstrom ist  hier:  10 11 11 10 01 00 00 01

Würde man mit diesem diesem Datenstrom wieder einen Spannungsverlauf erzeugen (umgekehrter Vorgang: D/A-Wandler DAC), so würde das generierte Signal erheblich vom ursprünglichen Signal abweichen.

Beispiel 1:
Der AD-Wandler misst eine Spannung 1,85V in einem Abtastpunkt. Als Quantisierungsstufen gibt es aber nur 1,8V oder 2V, da die Anzahl der Stufen begrenzt ist. Es wird diejenige Stufe weitergegeben, die näher am Messwert liegt. Es wird 1,8V weitergegeben. Der Quantifizierungfehler beträgt 0,05V.

Im folgenden wird die Auflösung auf 3 Bit erhöht:

Quantisierung eines analogen Signals mit einem 3 Bit-ADC mit 8 Abtastpunkten
Quantisierung eines analogen Signals mit einem 3 Bit-ADC mit 8 Abtastpunkten
https://en.wikipedia.org/wiki/Quantization_(signal_processing)#Analog-to-digital_converter  (14.02.2022 - bearbeitet)

Mit 23 = 8 Quantifizierungsstufen wird die Abbildung des Signals schon genauer. Der maximal mögliche Quantifizierungsfehler wird kleiner.

Beispiel 2:
Ein Signal mit Spannungswerten zwischen -5V und +5V wird abgetastet. ΔU = ist demnach 10V. Wenn das Signal nun mit 3 Bit abgetastet wird, dann ergeben sich 23 = 8 Quantisierungsstufen Q. Der Abstand der Stufen ist demnach \( \frac{ \Delta U }{Q}= \frac{10V}{8} = 1,25V \). Der maximale Quantisierungsfehler ist halb so groß, weil der Messwert im ungünstigsten Fall genau zwischen zwei Quantifizierungsstufen steht. \( e_{q max}= \frac{1}{2} \cdot \frac{ \Delta U }{ Q} =0,625V \)

Der Datenstrom der obigen Abbildung ist allerdings größer geworden: 100 110 111 101 010 000 000 011

Abtastrate

Noch genauer wird das Signal binär abgebildet, wenn außerdem die Abtastrate (zeitliche Auflösung) erhöht wird. D.h. die Anzahl der Abtastungen pro Zeit wird erhöht:

Quantisierung eines analogen Signals mit einem 3 Bit-ADC mit 16 Abtastpunkten
Quantisierung eines analogen Signals mit einem 3 Bit-ADC mit 16 Abtastpunkten (eigene Abb.)

Im obigen Bild wurde die Abtastrate gegenüber der vorherigen Abb. verdoppelt. Damit verdoppelt sich auch die zu verarbeitende Datenmenge: 100 101 110 111 111 110 101 100 010 001 000 000 000 010 011

Beispiel 3:
Die Datenrate des digitalen Ausgangs ergibt sich aus der Abtastrate und der Auflösung des A/D-Wandlers. Ein A/D-Wandler mit 8-Bit Auflösung und einer Abtastrate von f=8kHz erzeugt alle \( T=\frac{1}{8kHz} = 125 \mu s \) jeweils 8-Bit. Damit beträgt die Datenrate \( \frac{8Bit}{125 \mu s} = 64.000 \frac{Bit}{s} = 64kBit/s \)


Last modified: Thursday, 28 April 2022, 10:17 AM