Lösung: Störabstand

Die Störabstände a betragen für

a_TTL = 0,4V

a_CMOS = 1V (U_B=5V)

Störabstände für TTL und CMOS (U_B = 5V)

Wird CMOS mit UB = 3,3 Volt betrieben verringern sich der Störabstand um das Verhältnis 3,3V/5V = 0,66.

a_{CMOS 3,3V} = 1V · 0,66

a_{CMOS 3,3V} = 0,66 V

Oder als Dreisatz:

5V     ≙ 1V                     :5

5V/5   ≙ 1V/5   

1V     ≙ 1/5 V                  ·3,3

1V·3,3 ≙ 1·3,3/5 V

       = 0,66V  

Das bedeutet, selbst bei U_B = 3,3V hat die CMOS-Logikfunktion noch einen größeren Störabstand:

a_{CMOS 3,3V} = 0,66V  >  a_TTL = 0,4V

(Störspannungen dürfen den Störabstand nicht überschreiten.)