SRAM

So funktioniert SRAM

RAM steht für statisches RAM der in Computern für Prozessorregister und Cache eingesetzt wird. Sein Inhalt ist flüchtig (volatil; en. volatile), das heißt, die gespeicherte Information geht bei Abschaltung der Betriebsspannung verloren. Die Informationen werden durch Zustandsänderung von bistabilen Kippstufen (Flipflops) gespeichert. Dies macht die Speicherzelle zwar extrem schnell, weil ein Refresh wie bei DRAM nicht notwendig ist, aber auch verhältnismäßig groß, teuer und viel Energie verbrauchend.

1-Bit-Speicherzelle

Abbildung 1: Die Schaltung der Einheitsspeicherzelle wird mit 6 CMOS-Transistoren realisiert.

SRAMs werden heutzutage als 6-Transistor-Zelle in CMOS-Technologie hergestellt. Der Aufbau einer Kippstufe mit Widerständen als Lastelementen wird nicht mehr eingesetzt; statt der Lastwiderstände werden heute CMOS-Transistorpaare verwendet (siehe Bild: M₂ und M₄). Mit weiteren zwei Transistoren zur Ankopplung an die Spalten- bzw. Zeilenauswahlleitungen (M₅ und M₆) ergibt sich die besagte 6-Transistor-Zelle.

Schreibvorgang

Die Bitleitungen BL bzw. /BL werden mit dem Wert geladen, der gespeichert werden soll. Wenn die Wortleitung WL auf high (logisch 1) gesetzt wird, schalten M₅ und M₆ (NMOS) durch und die Werte werden im Schaltkreis gespeichert.

Beispiel: BL=1 und /BL=0, WL=1 => Q=1 => M₁ (NMOS) leitet, M₂ (PMOS) sperrt als Lastwiderstand. => /Q=0 => M₃ sperrt, M₄ leitet => Q=1. Der Zustand bleibt auch dann erhalten, wenn WL wieder auf logisch 0 geht und M₅ und M₆ wieder sperren.

Abb. 2: Signal-Zeit-Diagramm beim Schreibvorgang

Lesevorgang

Wird WL logisch 1 kann die Information über BL bzw. /BL ausgelesen werden, weil M₅ und M₆ durchschalten.

______________________________________________

http://www.elektro-wissen.de/Elektronik/Aufbau-SRAM.html 12.04.08

http://de.wikipedia.org/wiki/Static_Random_Access_Memory#Statisches_RAM_.28SRAM.29 12.04.08